Advanced Ethernet for Time-Aware Syntonicity

Beschreibung

Mehrere vorangegangene Projekte am ZISS (z. B. e-Wifi) machten es möglich, die Grenzen der hochgenauen Uhrensynchronisation bis hinunter in den Nanosekundenbereich zu verschieben. Bei paketorientierten, kabelgebundenen Kommunikationsinfrastrukturen wie 100Base-TX Ethernet blieb jedoch die inhärent vorhandene Laufzeitasymmetrie der Übertragungsleitungen ein Problem.

Das Ziel des AEtas-Projekts war es, ein Out-of-Band-Kommunikationssystem zu schaffen, das es erlaubt, diese Laufzeitasymmetrie zu messen und letztendlich zu verringern oder auch ganz zu eliminieren.

Die Hauptquelle für die Verzögerungsasymmetrie sind die unterschiedlichen Laufzeiten auf dem Sende- und Empfangspfad, die bei herkömmlichem 100Base-TX Ethernet nicht direkt im System gemessen werden können. Der Grund liegt darin, dass die unidirektionale Kommunikation (ein Adernpaar für den Empfang und ein weiteres für das Senden) nur eine kombinierte Messung der Umlaufzeit erlaubt, welche die

Asymmetrie untrennbar beinhaltet. AEtas hingegen arbeitet mit einem bidirektionalen Ansatz, bei dem die Punkt-zu-Punkt-Laufzeit auf jeder einzelnen Übertragungsleitung in beiden Richtungen getrennt bestimmt werden kann. Damit können sowohl statische, durch denTransceiver verursachte Laufzeitenasymmetrien, als auch dynamische Asymmetrien, die z. B. durch Kabellängenveränderungen entstehen, gemessen werden. Da die normale Ethernet-Kommunikation nicht beeinträchtigt werden darf, wird das AEtas-Signal mittels eines Chirp Spread Spectrum Modulationsschemas orthogonal in das regulären 100Base-TX eingebettet. Dadurch entsteht ein zusätzlicher logischer Kommunikationskanal, der ausschließlich vom AEtas Synchronisationsprotokoll verwendet wird und unabhängig von der Netzwerklast der regulären Ethernet-Kommunikation ist.

Ein wichtiges Ergebnis des Projektes war ein FPGA-basiertes Prototypenboard, das in enger Zusammenarbeit mit dem Projektpartner Oregano Systems entwickelt wurde. Die im Projekt entwickelten Algorithmen und Ansätze wurden mit Hilfe von Simulationen und Laboreinrichtungen evaluiert. Die abschließenden Labormessungen zeigten, dass AEtas in der Lage ist, Synchronisierungsgenauigkeiten im Bereich von 100 Pikosekunden zu erreichen.

Ein besonders attraktives Merkmal von AEtas ist, dass es die Synchronisierung als Service angeboten werden kann, bei dem der Host die genaue Uhrzeit anfordert, ohne dass die zugrundeliegende Kommunikationsstruktur bekannt ist. Dies ermöglicht den Einsatz des Systems mit hoher Synchronisationsgenauigkeit bis in den Nanosekundenbereich bei Low-End-Performance Embedded-Mikrocontroller-Lösungen. ** Dieses Projekt wird von der FFG im Rahmen des Programmes FIT-IT gefördert.

Details

Projektzeitraum 01.01.2011 - 30.06.2013
Fördergeber FFG
Förderprogramm FIT-IT
Department

Department für Integrierte Sensorsysteme

Zentrum für Verteilte Systeme und Sensornetzwerke

Projekt­verantwortung (Donau-Universität Krems) Dipl.-Ing. Dr. Martin Brandl
Projekt­mitarbeit Dipl.-Ing. Thomas Bigler DI Dr. Reinhard Exel

Publikationen

Bigler, T.; Exel, R. (2013). Out-of-band asymmetry removal for high accuracy clock synchronization in 100Base-TX. Precision Clock Synchronization for Measurement Control and Communication (ISPCS), 2013 International IEEE Symposium on: 29--34

Ferrari, P.; Flammini, A.; Sisinni, E.; Depari, A.; Rizzi, M.; Exel, R.; Sauter, T. (2013). Timestamping and Ranging Performance for IEEE 802.15.4 CSS Systems. Instrumentation and Measurement, IEEE Transactions on: 1-9

Exel, R.; Ring, F. (2013). Improved clock synchronization accuracy through optimized servo parametrization. Precision Clock Synchronization for Measurement Control and Communication (ISPCS), 2013 International IEEE Symposium on: 65--70

Ferrari, P.; Flammini, A.; Sisinni, E.; Depari, A.; Rizzi, M.; Exel, R.; Sauter, T. (2013). New test bench for evaluation of IEEE 802.15.4 CSS timestamping capabilities. Instrumentation and Measurement Technology Conference (I2MTC), 2013 IEEE International: 259--264

Mahmood, A.; Exel, R. (2013). Servo Design for Improved Performance in Software Timestamping-assisted WLAN Synchronization using IEEE 1588. Emerging Technologies Factory Automation (ETFA), 2013 IEEE 18th Conference on: 1--8

Vorträge

Out-of-band asymmetry removal for high accuracy clock synchronization in 100Base-TX

2013 International IEEE Symposium on Precision Clock Synchronization for Measurement Control and Communication (ISPCS), 25.09.2013

Zum Anfang der Seite

 

Zum Glossar

Diese Website verwendet Cookies zur Verbesserung Ihrer Nutzererfahrung, für analytische Zwecke zur Optimierung unserer Systeme und für Marketingmaßnahmen. Indem Sie auf „OK" klicken bzw. die Website weiter verwenden, stimmen Sie der Cookie-Nutzung zu. Mehr Information zum Datenschutz.

OK